CLHS IP Core позволяет продуктам со скоростью 25 Гбит/с быстро выйти на рынок

Nov 01, 2023

Приложения для краш-тестов могут извлечь выгоду из оптоволоконного интерфейса 25G Camera Link HS (CLHS). Изображение получено камерой Excelitas PCO. | Изображение предоставлено Excelitas PCO GmbH.

Протокол CLHS X 25 Гбит/с IP Core — это то же самое IP-ядро, которое используется во всех продуктах CLHS 10 Гбит/с на рынке и доступно в A3 с момента первоначального выпуска спецификации CLHS в 2012 году. Это проверенное ядро ​​обеспечивает простоту и удобство использования. использовать параллельные интерфейсы для видео, двунаправленного триггера, команд камеры, двунаправленного GPIO и сообщения о версии CLHS. Выполняя все требования приоритетного кодирования, перечисленные в спецификации CLHS, ядро ​​упрощает разработку продуктов CLHS. Соответствующий модуль PCS выполняет кодирование 64/66b с прямой коррекцией ошибок, обеспечивая безошибочную передачу и позволяя использовать ядро ​​с приемопередатчиками FPGA, которые предлагают простые сериализаторы/десериализаторы 64-к-1. Никакого другого IP не требуется.

В спецификации CLHS 1.2 недавно была представлена ​​скорость 25 Гбит/с, а также разъемы QSFP28, SFP28 и MPO. Хорошей новостью является то, что оптические механизмы со скоростью 25 Гбит/с обратно совместимы с оптическими механизмами со скоростью 10 Гбит/с, на которых обнаружено CLHS. CLHS использует отказоустойчивый процесс переговоров для переключения на 25 Гбит/с. Несколько разработчиков уже разработали системы 25 Гбит/с, используя проверенное оборудование 10 Гбит/с для отладки продукта 25 Гбит/с. У комитета есть подтверждение концепции достижения скорости 50 Гбит/с с использованием того же IP-ядра, что обеспечивает легкий переход к будущим скоростям.

В этом документе описаны шаги по созданию решения CLHS 25 Гбит/с на FPGA для камеры, содержащей датчик монохромного изображения с разрешением 2048 пикселей x 1024 В и 12-битным выходным сигналом со скоростью 950 кадров в секунду. Эти данные со скоростью 2,99 ГБ/с желательно отправить на хост для обработки; Скорость 2,99 Гбайт/с находится в пределах пропускной способности одной линии CLHS в 3 Гбайт/с при скорости 25 G. Выбрано решение SFP28.

Открытое ядро ​​VHDL, приобретенное у A3 за 1000 долларов (Стандарт Camera Link HS: Высокоскоростной интерфейс для будущего обработки изображений и машинного зрения (automate.org)) включает в себя модули камеры CLHS и захвата кадров, а также CLHS PCS, составляющие полный комплект систему, как показано ниже.

Источник изображения: Teledyne DALSA

Ядро не привязано к какому-либо поставщику и реализовано на FPGA AMD (Xilinx), Intel (Altera) и MicroChip (PolarFire). Разработчику необходимо настроить функцию приемопередатчика, распределение тактовых импульсов и логику, которая передает/получает сообщения в/из ядра. На рисунке ниже показаны каналы виртуальных сообщений IP-ядра: импульс (триггер), GPIO, видеоданные, команды и версии. Конфигурация трансивера и распределение тактовой частоты настраиваются пользователями ядра. Все правила построения, кодирования и приоритета пакетов обрабатываются ядром CLHS. Во время обнаружения устройство захвата кадров считывает обязательные регистры в камере и решает инициировать переход на операцию 25 Гбит/с, что требует перенастройки трансиверов и сброса всех связанных с ними PLL.

Источник изображения: Teledyne DALSA

Ядро представляет простые в использовании параллельные интерфейсы. Например, импульсное сообщение отправляется путем установки желаемого импульсного режима и связанных с ним байтов в параллельном интерфейсе, а затем импульс шириной в один такт подается на входной вывод запроса отправки. Затем сообщение Pulse передается по каналу связи, где приемник CLHS декодирует тип сообщения и сигнализирует о доступности параллельных данных в систему пользователя с помощью импульса PulseMsgValidStrobe длительностью в один такт. Сообщения GPIO и Revision используют идентичные методологии. Пакеты видео и команд могут иметь размер до 8 КБ и 1 КБ соответственно. Пользователь записывает 64-битные или 32-битные данные соответственно в буфер CLHS с помощью импульса разрешения записи, а после завершения записи данных пакета и установки содержимого байтов параллельного заголовка выдает запрос на отправку сообщения длительностью в один такт. порт, который заставляет IP-ядро отправлять сообщение по каналу. В приемнике входящий пакет декодируется и правильно сохраняется в буфере приема видео или команд и выдает импульс шириной в один такт, например VidMsgValidStrobe, чтобы сигнализировать о том, что буфер готов к чтению.